HOME  |  AZIENDA  |  PRODOTTI  |  SERVIZI  |  SUPPORTO  |   NEWS  |  CONTATTI  |  LINKS
 


 

 

 

ABI Electronics

Sistemi di Collaudo e Diagnosi di Schede elettroniche

 

 

 


JTAGMaster
Tester Boundary Scan
e Programmatore

 

JTAGMaster (Tester and Programmer) è una soluzione integrata per la configurazione e la diagnostica di componenti PLD (Programmable Logic Device).

Lo strumento comprende:

  • Un tester Boundary Scan per l’analisi di pin singoli e per ldeterminare la loro funzionalità. Queste informazioni possono essere salvate in una procedura di test personalizzabile che può includere immagini e datasheet. E’ disponibile la modalità EXTEST per cambiare manualmente lo stato del pin e tracciare l’effetto su altri componenti della catena. Per far girare le prove boundary scan su unità multiple è disponibile il software multi-licenza ScanCheck
  • Una interfaccia di programmazione progettata per gestire file standard JAM STAPL (Standard Test And Programming Languages) e file SVF (Serial Vector File) viene usata per inviare istruzioni di programamzione e funzioni di test al dispositivo. La ABI usa gli standard JTAG che assicurano compatibilità tra gli integrati conformi.

JTAGMaster consente anche la programmazione di EEPROM tramite adattatori esterni. Sono supportati file binari standard che possono anche essere modificati tramite la finestra buffer del componente.

Sono presenti in libreria molte EEPROM che possono facilmente essere modificate dall’utente. Questi i protocolli supportati JTAGMaster :

  • Serial Peripheral Interface (SPI)
  • Inter-Integrated Circuit (I²C)
  • Microwire (μwire)

JTAG Master è disponibile sia in versione In-System che Programmatore Standalone. Funziona con il software ABI, una piattaforma multiuso che consente all’utente di configurare procedure di test e strumenti. Sono anche disponibili funzioni integrate per acquisire automaticamente lo stato di un dispositivo, eseguire confronti pin-to-pin, generare report.

La libreria interna può esere aggiornata tramite i fole BSDL disponibili nei siti web dei costruttori di componenti.

Grazie alla capacità di funzionare sia da tester che da programmatore, questo nuovo prodotto della ABI permette di verificare la funzionalità di un dispositivo, scaricare il programma dedicato a quel componente e poi eseguire il test dopo la programmazione.

E’ possibile acquistare un training package per apprendere l’uso di JTAGMaster.

 

Il Boundary Scan Description Language (BSDL)

Il linguaggio BSDL Boundary Scan Description Language è un sottoinsieme di VHDL che è usato   per descrivere come JTAG (IEEE 1149.1) è implementato in un particolare dispositivo. Un dispositivo conforme al JTAG deve avere un relativo file BSDL. Questi file sono solitamente disponibili siu siti web dei costruttori di componenti (v. qui sotto). I sistemi JTAG usano le informazioni contenute nei file BSDL per definire come accedere a un dispositivo della catena. I file BSDL contengono i seguenti elementi:  

  • Descrizione della entità: informazione sulla denominazione del dispositivo o una sezione della sua funzionalità.
  • Parametro generico: per esempio il tipo di package. Il dato può venire da fuori l’entità corrente
  • Descrizione della Porta: descrive la natura del pin del componente (input, output, bidirectional, linkage).
  • Informazioni sull’uso: definizione dei riferimenti esterni (come IEEE 1149.1).
  • Pin Mapping(s): mappa I segnali logici nel componente so pin fisici.
  • Identificazione delle porta di scansione:  definisce quali pin del dispositivo vengono usati per accedere alle funzioni JTAG.
  • Descrizione del registro delle istruzioni: segnali usati per accedere alla modalità JTAG del dispositivo
  • Descrizione del registro di accesso: quale registro è posizionato tra TDI e TDO per ciascuna istruzione JTAG.
  • Descrizione del registro Boundary: lista delle celle Boundary e loro funzionalità.